This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

CLIPPEDIMAGE= JP402028348A

PAT-NO: JP402028348A

DOCUMENT-IDENTIFIER: JP 02028348 A

TITLE: MASTER SLICE TYPE SEMICONDUCTOR INTEGRATED CIRCUIT

PUBN-DATE: January 30, 1990

INVENTOR-INFORMATION:

NAME

.

TAKEKOSHI, YOJI

ASSIGNEE-INFORMATION:

NAME COUNTRY
NEC IC MICROCOMPUT SYST LTD N/A

1100 10 11101100011101 0101 110

APPL-NO: JP63143162 APPL-DATE: June 10, 1988

INT-CL (IPC): H01L021/82; H01L027/04; H01L027/092; H01L027/118

ABSTRACT:

PURPOSE: To achieve anti-electrostatic-deterioration (ESD) measures and enable

taking large-amplitude-signal control measures by connecting in

polarity and in series two diodes composed of individual MOS's respectively

between an input line and an electric source.

CONSTITUTION: MOS's as output buffers are constituted as two MOS's of a half

gate width formed in individual wells respectively. Diodes 3 and 4 composed of

the two MOS's respectively are connected in reversed polarity and in series $% \left(1\right) =\left(1\right) \left(1\right) +\left(1\right) \left(1\right) \left(1\right) +\left(1\right) \left(1\right) \left($

between an input line 2 and an electric source VDD to form an input protection

circuit. This enables taking anti-ESD measures without using a larger chip.

The two diodes prevent influx when the amplitude of an input signal becomes

larger than that of the source voltage to secure the normal operation of a

semiconductor integrated circuit.

COPYRIGHT: (C) 1990, JPO& Japio

9日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A) 平2-28348

®Int. Cl. 3

識別記号

庁内整理番号

每公開 平成2年(1990)1月30日

H 01 L 21/82 27/092 27/118

Н 7514-5F

> 8526-5F 8526-5F 7735-5F

H 01 L 21/82

M H 321

27/08

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称

マスタスライス型半導体集積回路

②特 頭 昭63-143162

22出 頤 昭63(1988)6月10日

@発 明 者 竹 腰 洋

東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

ጠ出 顔 人 日本電気アイシーマイ 東京都港区芝5丁目7番15号

コンシステム株式会社

個代 理 人

弁理士 鈴木 章夫

明期多

1. 発明の名称

マスタスライス型半導体集積回路

2 特許請求の新開

1. 任意の配線パターンにより、出力パッファと してのMOSを設けた端子部を入力用として構成 可能なマスタスライス型半導体集積回路において、 前記出力パッファ用のMOSを、独立したウェル 内に夫々形成した 1/2ゲート幅の2つのMOSと して構成し、これら2つのMOSで夫々ダイオー ドを構成するとともに、これら2つのダイオード を入力ラインと電源との間に逆極性で直列接続し て入力保護回路を形成したことを特徴とするマス タスライス型半導体集積回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はゲートアレイ等のマスタスライス型の 半導体集積回路に関し、特にCMOS(相補型M OS)構造の半導体集積回路に関する。

〔従来の技術〕

一般に、CMOS型の半導体集積回路では、E SD (Electrostatic Discharge : 静電劣化)の 対策のために、第5図(a)に示すように、入力 パッド1と内部回路を繋ぐ入力ライン2に、夫々 Van. Vanに接続されるダイオード3A、5Aで 構成した入力保護国路を構成している。この場合、 端子部が I / O 端子として構成され、配線の切換 えのみで入力端子にも出力端子にもなるマスター スライス型半導体集積回路では、その端子部を入 力端子とする場合には、出力パッファとして用意 されているMOSを利用することが行われている。

例えば、第5図(b)に示すように、P型半導 体基板11に形成したNチャネルMOSと、Nゥ ェル12に形成したPチャネルMOSは本来出力 バッファ用として構成されているが、これを入力 保護回路として用いる場合には、各MOSのソー ス・ドレイン領域、コンタクト領域でダイオード を構成している。

即ち、この例ではPチャネルMOSにおけるP 型ソース・ドレイン領域13とN型領域14とで ダイオード 3 A を形成してこれを入力ライン 2 と V ss との間に接続し、また N チャネル M O S における N型ソース・ドレイン領域 1 6 と P 型領域 17 とでダイオード 5 A を形成してこれを入力ラインと V ss との間に接続している。 なお、 1 5 、 1 8 は夫々のゲートである。

(発明が解決しようとする課題)

上述した従来の半導体集積回路では、入力振幅が電源Vooの電位と同じかそれ以下の場合には問題がないが、Vooよりも大きくなると、ダイオード3Aを通してVooに電流が流れ込み、大振幅信号を受けた半導体集積回路が正常動作しなくなるおそれがある。

これを防止するためには、Vooに繋がるダイオードを除去してダイオード5Aのみで構成すればよいが、これでは本来の目的であるBSDに対する効果が低減されてしまう。

本発明はBSD対策を実現するとともに、上述 した大振幅信号に対する対策を可能としたマスタ ースライス型半導体集積回路を提供することを目

第1図(a)のように、入力バッド1と図外の内部回路に繋がる入力ライン2には、ダイオード3と4を互いに逆極性で直列接続して Vooとの間に接続している。ここではダイオード3、4の各アノードを対向させて接続し、各カソードを夫々入力ライン2と Vooに接続している。また、これまでと同様にダイオード5を入力ラインと Voo の間に接続している。

ここで、前記ダイオード 3 . 4 . 5 は、第 1 図 (b) のように、出力バッファ用の P チャネル M O S と N チャネル M O S を利用して構成している。即ち、 P 型半導体 基板 1 1 には N ウェル 1 2 A . 1 2 B を形成し、これに P 型ソース・ドレイン 領域 1 3 A . 1 3 B と N 型コンタクト 領域 1 4 A . 1 4 B で各 P チャネル M O S を構成している。この場合、各 P チャネル M O S を がって 2 つの P チャネル M O S を形成してもその占有面積は 従来の M O S と略同じにできる。

そして、一方のPチャネルMOSのソース・ド

的としている。

(課題を解決するための手段)

本発明のマスタースライス型半導体集積回路は、出力バッファとしてのMOSを、独立したウェル内に夫々形成した 1/2ゲート幅の2 つのMOSとして構成しており、これら2 つのMOSで夫々構成したダイオードを入力ラインと電源との間に逆極性で直列接続して入力保護回路を形成するように構成している。

(作用)

上述した構成では、夫々独立したMOSで構成した2つのダイオードを、入力ラインと電源との間に逆極性に直列接続することにより、ESD対策を行い、かつ入力信号の振幅が電源電圧よりも大きくなったときの流れ込みを防止する。

(実施例)

次に、本発明を図面を参照して説明する。

第1図は本発明の一実施例を示しており、同図 (a)は人力保護回路の回路図、同図(b)は模 式的な断面図である。

レイン13Aを接続し、これを他方のPチャネルMOSのソース・ドレイン13Bに接続する。また、一方のMOSのコンタクト領域14Aを両方のMOSのゲート15A,15Bに接続し、これをVooに接続する。更に、他方のMOSのコンタクト領域14Bを入力ライン2に接続する。これにより、夫々アノードを対向して逆極性で接続したダイオード3,4の構成を得ることができる。

一方、P型半導体基板11に形成したNチャネルMOSのN型ソース・ドレイン領域16を入力ライン2に接続し、P型コンタクト領域17とゲート18とをVssに接続しダイオード5を構成している。

この構成によれば、人力ラインと Voo 及び Voo の間に夫々接続したダイオード 3 、 4 及びダイオード 5 の作用により、これまでと同様に B S D を低減することができる。また、このときダイオード 3 、 4 はアノードを対向させて直列接続しているので、 Voo よりも大振幅の信号が入力された場合でも、ダイオード 4 の作用によって Voo 側へ流

れ込むことが防止でき、半導体集積回路の正常な動作を確保できる。これにより、半導体集積回路の電源電圧 Vooを低下させることも可能になり、スケーリングダウン則によりチップをより高集積化することも可能になる。

特に、ここでは2つのPチャネルMOSは失々本来のMOSの1/2ゲート幅に構成しているので、2つのMOSを形成しても、本来のMOSと略同等の占有面積で済み、スペースの増大及びこれに伴うチップサイズの増大をまねくこともない。また、このMOSを出力用として構成する場合には、各PチャネルMOSを並列接続することにより、通常の出力バッファとして利用することができる。

ここで、第2図に示すように、ダイオード3、4、5を構成する際には、各PチャネルMOSやNチャネルMOSにおけるソース・ドレイン領域の一方の接続箇所を変更してもよく、同様の効果を得ることができる。

第3図(a)は本発明の他の実施例を示す回路 図であり、同図(b)はその模式的断面図である。 なお、図中、第1図と同一部分には同一符号を付 してある。

この実施例では、ダイオード3, 4は夫々カソードを対向させて接続を行っており、各ダイオード3, 4のアノードを夫々入力ライン2, Vooに接続している。このため、PチャネルMOSでは各コンタクト領域14A, 14Bを相互に接続し、各ソース・ドレイン領域13A, 13Bを夫々Voo, 入力ライン2に接続した構成としている。NチャネルMOSは第1図(b)の場合と同じである。なお、この構成においても、2つのPチャネルMOSの夫々のゲート幅は、本来のゲート幅の1/2に設定している。

この構成によっても、前記実施例と同じ効果を 得ることができる。

また、第3図(b)の構成では、第4図に示すように各MOSのソース・ドレイン領域の一方の配線を変更することもできる。

(発明の効果)

以上説明したように本発明は、出力バッファと

しての 1/2ゲート幅の 2 つの M O S を用いて構成した 2 つのダイオードを、入力ラインと電源との間に逆極性に直列接続して入力保護回路を形成しているので、チップサイズを大きくすることなく E S D 対策を行うことができる。また、 2 つのダイオードにより、入力信号の振幅が電源電圧よりも大きくなったときの流れ込みを防止して半導体集積回路の正常な動作を確保することができ、かつスケーリングダウン則によりチップの高集積化を図ることができる効果もある。

4. 図面の簡単な説明


第1図は本発明の一実施例を示し、同図(a)は入力保護回路の回路図、同図(b)の変形例の成式的な断面図、第2図は第1図(b)の変形例の表 第3図は本発明の他の実施例を示し、同図(a)は入力保護回路の回路図、同図(b)の変形例の模式的な断面図、第5図は従第3図(b)の変形例の模式的な断面図、第5図は従来の一例を示し、同図(a)は入力保護回路の回路の、同図(b)はその模式的な断面図である。


1 … 入力パッド、 2 … 入力ライン、 3 . 4 . 5 … ダイオード、 3 A . 5 A … ダイオード、 1 1 … P型半導体基板、 1 2 . 1 2 A . 1 2 B … Nウェル、 1 3 . 1 3 A . 1 3 B … P型ソース・ドレイン領域、 1 4 . 1 4 A . 1 4 B … N型コンタクト領域、 1 5 . 1 5 A . 1 5 B … ゲート、 1 6 … N型ソース・ドレイン領域、 1 7 … P型コンタクト領域、 1 8 … ゲート。


代理人 弁理士 鈴 木 章




第 1 図









第 3 図





第 4 図



第 5 図

